



PTO/SB/21 (08-00)

Approved for use through 10/31/2002. OMB 0651-0031

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL FORM

(to be used for all correspondence after initial filing)

Application Number	10/604,723
Filing Date	08/13/2003
First Named Inventor	Chien-Sheng Yang
Group Art Unit	
Examiner Name	
Attorney Docket Number	ADTP0088USA

Total Number of Pages in This Submission **3**

ENCLOSURES (check all that apply)

- ☒ Fee Transmittal Form
 - ☐ Fee Attached
- ☐ Amendment / Reply
 - ☐ After Final
 - ☐ Affidavits/declaration(s)
- ☐ Extension of Time Request
- ☐ Express Abandonment Request
- ☐ Information Disclosure Statement
- ☒ Certified Copy of Priority Document(s)
- ☐ Response to Missing Parts/Incomplete Application
 - ☐ Response to Missing Parts under 37 CFR 1.52 or 1.53

- ☐ Assignment Papers (for an Application)
- ☐ Drawing(s)
- ☐ Licensing-related Papers
- ☐ Petition
- ☐ Petition to Convert to a Provisional Application
- ☐ Power of Attorney, Revocation Change of Correspondence Address
- ☐ Terminal Disclaimer
- ☐ Request for Refund
- ☐ CD, Number of CD(s) _____

- ☐ After Allowance Communication to Group
- ☐ Appeal Communication to Board of Appeals and Interferences
- ☐ Appeal Communication to Group (Appeal Notice, Brief, Reply Brief)
- ☐ Proprietary Information
- ☐ Status Letter
- ☐ Other Enclosure(s) (please identify below):

Remarks

SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT

Firm
or
Individual name

Winston Hsu, Reg. No.: 41,526

Signature

Date

8/29/2003

CERTIFICATE OF MAILING

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, Washington, DC 20231 on this date:

Typed or printed name

Signature

Date

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



PTO/SB/17 (01-03)
Approved for use through 04/30/2003. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2003

Effective 01/01/2003. Patent fees are subject to annual revision.

☐ Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT (\$) 0.00

Complete if Known

Application Number	10/604,723
Filing Date	8/13/2003
First Named Inventor	Chien-Sheng Yang
Examiner Name	
Art Unit	
Attorney Docket No.	ADTP0088USA

METHOD OF PAYMENT (check all that apply)

☐ Check ☐ Credit card ☐ Money Order ☐ Other ☐ None

☒ Deposit Account:

Deposit Account Number: 50-0801
Deposit Account Name: North America International Patent Office

The Commissioner is authorized to: (check all that apply)

☒ Charge fee(s) indicated below ☒ Credit any overpayments
☒ Charge any additional fee(s) during the pendency of this application
☐ Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.

FEE CALCULATION

1. BASIC FILING FEE

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
1001 750	2001 375	Utility filing fee	
1002 330	2002 165	Design filing fee	
1003 520	2003 260	Plant filing fee	
1004 750	2004 375	Reissue filing fee	
1005 160	2005 80	Provisional filing fee	
SUBTOTAL (1)			(\$) 0.00

2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE

Total Claims: -20** = X =
Independent Claims: -3** = X =
Multiple Dependent: =

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description
1202 18	2202 9	Claims in excess of 20
1201 84	2201 42	Independent claims in excess of 3
1203 280	2203 140	Multiple dependent claim, if not paid
1204 84	2204 42	** Reissue independent claims over original patent
1205 18	2205 9	** Reissue claims in excess of 20 and over original patent

SUBTOTAL (2) (\$) 0.00

**or number previously paid, if greater; For Reissues, see above

FEE CALCULATION (continued)

3. ADDITIONAL FEES

Large Entity Fee Code (\$)	Small Entity Fee Code (\$)	Fee Description	Fee Paid
1051 130	2051 65	Surcharge - late filing fee or oath	
1052 50	2052 25	Surcharge - late provisional filing fee or cover sheet	
1053 130	1053 130	Non-English specification	
1812 2,520	1812 2,520	For filing a request for ex parte reexamination	
1804 920*	1804 920*	Requesting publication of SIR prior to Examiner action	
1805 1,840*	1805 1,840*	Requesting publication of SIR after Examiner action	
1251 110	2251 55	Extension for reply within first month	
1252 410	2252 205	Extension for reply within second month	
1253 930	2253 465	Extension for reply within third month	
1254 1,450	2254 725	Extension for reply within fourth month	
1255 1,970	2255 985	Extension for reply within fifth month	
1401 320	2401 160	Notice of Appeal	
1402 320	2402 160	Filing a brief in support of an appeal	
1403 280	2403 140	Request for oral hearing	
1451 1,510	1451 1,510	Petition to institute a public use proceeding	
1452 110	2452 55	Petition to revive - unavoidable	
1453 1,300	2453 650	Petition to revive - unintentional	
1501 1,300	2501 650	Utility issue fee (or reissue)	
1502 470	2502 235	Design issue fee	
1503 630	2503 315	Plant issue fee	
1460 130	1460 130	Petitions to the Commissioner	
1807 50	1807 50	Processing fee under 37 CFR 1.17(q)	
1806 180	1806 180	Submission of Information Disclosure Stmt	
8021 40	8021 40	Recording each patent assignment per property (times number of properties)	
1809 750	2809 375	Filing a submission after final rejection (37 CFR 1.129(a))	
1810 750	2810 375	For each additional invention to be examined (37 CFR 1.129(b))	
1801 750	2801 375	Request for Continued Examination (RCE)	
1802 900	1802 900	Request for expedited examination of a design application	

Other fee (specify) _____

*Reduced by Basic Filing Fee Paid

SUBTOTAL (3) (\$) 0.00


SUBMITTED BY

Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature	<i>Winston Hsu</i>	Date	8/29/2003		

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.

If you need assistance in completing the form, call 1-800-PTO-9199 (1-800-786-9199) and select option 2.



PTO/SB/02B (11-00)

Approved for use through 10/31/2002. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE


Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:

Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached?	
				YES	NO
092114485	Taiwan, R.O.C.	05/28/2003	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 05 月 28 日
Application Date

申請案號：092114485
Application No.

申請人：友達光電股份有限公司
Applicant(s)

局長
Director General

蔡練生

發文日期：西元 2003 年 8 月 5 日
Issue Date

發文字號：09220789550
Serial No.

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中文	半導體壓力感測器
	英文	SEMICONDUCTOR PRESSURE SENSOR
二、 發明人 (共1人)	姓名 (中文)	1. 楊健生
	姓名 (英文)	1. Yang, Chien-Sheng
	國籍 (中英文)	1. 中華民國 TW
	住居所 (中文)	1. 台北市民生東路四段九十七巷四弄二十五號
	住居所 (英文)	1. No. 25, Alley 4, Lane 97, Sec. 4, Min-Sheng E. Rd., Taipei City, Taiwan, R.O.C.
三、 代理人 (共1人)	名稱或姓名 (中文)	1. 友達光電股份有限公司
	名稱或姓名 (英文)	1. AU Optronics Corp.
	國籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中文)	1. 新竹市新竹科學工業園區力行二路一號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英文)	1. No. 1, Li-Hsin Road 2, Science-Based Industrial Park, Hsin- Chu City, Taiwan, R.O.C.
	代表人 (中文)	1. 李焜耀
	代表人 (英文)	1. Lee, Kuen-Yao



四、中文發明摘要 (發明名稱：半導體壓力感測器)

本發明係提供一種半導體壓力感測器 (semiconductor pressure sensor)。該半導體壓力感測器包含有一非單晶矽基底，一可動的隔膜 (diaphragm)，至少一壓電電阻 (piezoresistor) 設於該隔膜上，一支承構件 (supporter) 設於該非單晶矽基底上，用來固定該隔膜之兩端，使得該隔膜與該非單晶矽基底之間形成一模穴 (cavity)，以及一薄膜電晶體 (thin film transistor, TFT) 控制電路電連接於該隔膜與該壓電電阻。

五、(一)、本案代表圖為：第 二 圖

(二)、本案代表圖之元件代表符號簡單說明

30 半導體壓力感測器

32 非單晶矽基底

34 絕緣隔膜

36 絕緣支承構件

六、英文發明摘要 (發明名稱：SEMICONDUCTOR PRESSURE SENSOR)

A semiconductor pressure sensor including a non-single-crystal-silicon-based substrate, a movable diaphragm, at least one piezoresistor positioned on the diaphragm, a supporter positioned on the non-single-crystal-silicon-based substrate for fixing two ends of the diaphragm and a cavity being formed between the diaphragm and the non-single-crystal-silicon-



四、中文發明摘要 (發明名稱：半導體壓力感測器)

38 模 穴

40 壓 電 電 阻

42 TFT控 制 電 路

六、英文發明摘要 (發明名稱：SEMICONDUCTOR PRESSURE SENSOR)

based substrate, and a thin film transistor (TFT) control circuit electrically connected to the diaphragm and the piezoresistor.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

無

寄存日期：

寄存號碼：

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

無

寄存號碼：

☐熟習該項技術者易於獲得，不須寄存。



五、發明說明 (1)

發明所屬之技術領域

本發明係提供一種壓力感測器，尤指一種製作成本較低的半導體壓力感測器 (piezoresistive semiconductor pressure sensor)，並可避免漏電流的產生，以期符合市場競爭的需求。

先前技術

氣壓或液壓測量是工業控制中相當重要的一環。一般而言，壓力量測的原理與方法有許多，針對應用於各個領域或特別需求，而有不同設計方法與考量。目前壓力感測器的設計方法主要包含有壓阻式 (piezoresistive)、壓電式 (piezoelectric)、電容式 (capacitive)、電位計式、電感電橋式、應變計式，與半導體壓力感測器等。

由於各種感測器尺寸方面的大幅縮小，與製程、組裝和操作上的限制，一種新的微加工技術 (micromachining technology)，可應用於製造各種微感測元件 (microsensor) 及微致動器 (microactuator)，並與電子電路整合後可構成微系統 (microsystem)，通稱為微機電系統 (micro electro-mechanical system, MEMS)。MEMS 具有微小化、可批量製作 (batch

五、發明說明 (2)

production) 以降低成本之優點，且可與訊號處理電路同時製作於矽晶片上以形成單石 (monolithic) 元件，這對於感測器尤為重要，因為感測器微弱的輸出訊號可就近放大處理，以避免外界之電磁干擾，且可利用訊號處理電路先行類比數位轉換 (analog-to-digital, A/D) 後，再輸送到中央處理單元，因此可提高信號可靠度，減少連線數與中央控制系統的負擔。由於尺寸方面的大幅縮小，與製程、組裝和操作上的限制，利用 MEMS 所製作的壓力感測器，其靈敏度及製作成本上都比傳統製程優秀，近幾年來的發展相當快速，而在各種驅動方式中，由於壓阻式具有高輸出電壓與高靈敏度等優點，而壓電式具有高靈敏度、低電磁干擾、低功率散逸、具有機電能互換的能力、能量密度高、動作反應快，以及對環境敏感度低等優點，因此在微機電的領域中，以這兩種形式所製作的微型感測器和微型致動器甚受重視。


請參考圖一，圖一為習知壓阻式半導體壓力感測器 10 的剖面示意圖。如圖一所示，習知的半導體壓力感測器 10 主要包含有一已蝕刻的半導體基底 (etched semiconductor substrate) 12，例如單晶矽基底或矽覆絕緣 (silicon-on-insulator, SOI) 基底，且已蝕刻的半導體基底包含有一隔膜 (diaphragm) 14 與一基座 (base) 16 用來固定隔膜 14 的兩端，使得隔膜 14 的下方形成一模穴 (cavity) 18，以及一壓電電阻 (piezoresistor) 20 設置於

五、發明說明 (3)

隔膜 14 內，用來當作半導體壓力感測器 10 的感測元件。此外，半導體壓力感測器 10 另包含有一控制電路 22 設於半導體基底 12 內，電連接於隔膜 14 與壓電電阻 20，且控制電路 22 主要包含有一互補式金氧半導體 (MOS)、放大電路或邏輯電路等，其功用在於接收、處理並傳送壓電電阻 20 所輸出的訊號。

一般而言，已蝕刻的半導體基底 12 是利用蝕刻液 (etchant)，例如氫氧化鉀 (potassium hydroxide, KOH) 來進行非等向性蝕刻半導體基底的背面，以形成製程所需的隔膜 14 與基座 16 之面積與厚度。而形成壓電電阻 20 的方法主要是利用擴散法或離子佈植製程，將硼 (boron, B) 植入隔膜 14 內，由於隔膜 14 為單晶矽晶隔結構，因此可形成 p-n 接面 (junction)，此 p-n 接面即為壓阻元件，可以用來感測壓力變化。

當一待測壓力施加於隔膜 14，或是當隔膜 14 的內外部具有一壓力差時，隔膜 14 的中央部分會受壓而產生形變，壓電電阻 20 也因此產生形變，於是壓電電阻 20 的電阻值因其表面伸縮而產生變化，接再利用控制電路 22 進行一訊號處理，例如將訊號放大、進行溫度補償 (temperature compensation) 等，並將接收到的電阻值變化量轉化為差動訊號 (differential signal) 輸出，其數值會相對於待測壓力的大小。



五、發明說明 (4)



此外，當壓電電阻 20 的材料更換為壓電薄膜 (piezoelectric thin film)，例如氧化鋅 (ZnO) 時，此時半導體壓力感測器即為一壓電式半導體壓力感測器。該壓電式半導體壓力感測器主要是利用壓電效應來驅動，當一壓力施加於該壓電薄膜時，該壓電薄膜的兩端會隨伴產生與壓力大小成比例的電荷量，藉由測量此電荷變化量，即可得知待測壓力的大小。

然而習知壓阻式或壓電式半導體壓力感測器 10 主要是為單晶矽一體成型的結構，雖然使用單晶矽所構成的感測器其靈敏度較高，然而由於矽晶圓片的成本較高，對於競爭激烈的感測器市場而言，如何製作出成本較低且品質好的產品為一項重要的課題。此外，由於習知的利用摻雜法或離子植入製程所形成的壓電電阻與單晶矽的隔膜之間有接合處，因此產生漏電流的機率較高，容易影響感測器的正常操作。

發明內容

本發明之主要目的在於提供一種成本較低的半導體壓力感測器，並可減少上述漏電流問題的產生。

在本發明之最佳實施例中揭露了一種壓阻式半導體



五、發明說明 (5)

壓力感測器，其包含有一非單晶矽基底，一可動的隔，至少一壓電電阻設於該隔膜上，一支承構件 (supporter) 設於該非單晶矽基底上，用來固定該隔膜之兩端，使得該隔膜與該非單晶矽基底之間形成一模穴，以及一薄膜電晶體 (thin film transistor, TFT) 控制電路設於該非單晶矽基底上，並電連接於該隔膜與該壓電電阻。

由於本發明之壓阻式與壓電式半導體壓力感測器是製作於非單晶矽基底，例如玻璃基底或其他絕緣基底上，因此可大幅降低原材料的成本。此外，本發明利用複晶矽材料或其他壓電材料作為壓電電阻，可有效避免習知漏電流問題之產生，藉此提高感測器的靈敏度與準確度。



實施方式

請參考圖二，圖二為本發明壓阻式半導體加速感測器 30 的剖面示意圖。如圖二所示，本發明之壓力感測器 30 主要包含有一非單晶矽基底 32，一電性絕緣且可動的隔膜 34，一電性絕緣的支承構件 (supporter) 36 設於非單晶矽基底 32 上，用來固定隔膜 34 之兩端，使得隔膜 34 與非單晶矽基底 32 之間形成一模穴 38，至少一壓電電阻 40 設於隔膜 34 上，以及一控制電路，例如一薄膜電晶體 (thin film transistor, TFT) 控制電路 42 設於非單晶矽

五、發明說明 (6)

基底 32 上，並電連接於隔膜 34 與壓電電阻 40，用來接收、處理並傳送壓電電阻 40 所輸出的訊號。其中，當使用壓電電阻 40 作為感測元件時，本發明係提供一種壓阻式半導體壓力感測器，而將壓電電阻 40 置換為壓電薄膜（未顯示於圖二中）以作為感測元件時，本發明係提供一種壓電式半導體壓力感測器。

在本發明之較佳實施例中，非單晶矽基底 32 是由玻璃 (glass) 所構成，且由於玻璃的熔點較低，為了避免後續形成的 TFT 控制電路 42 因溫度過高而對非單晶矽基底 32 造成影響，因此本發明之 TFT 控制電路 42 需為一低溫複晶矽 (low temperature polysilicon, LTPS) TFT 控制電路。然而本發明並不侷限於此，本發明之非單晶矽基底 32 亦可以由石英所構成，由於石英的熔點較高，因此本發明之 TFT 控制電路 42 也可以為一高溫複晶矽 TFT 控制電路。此外，本發明之隔膜 34 與固定構件 36 可以為一體成型，也可以分開製作，視製程需求之設計，且形成隔膜 34 與固定構件 36 的材料可以為電性絕緣材料，例如二氧化矽。再者，形成壓電電阻 40 的材料包含有摻雜 (doped) 複晶矽，而形成壓電電阻 40 的方法包含有電子槍蒸鍍 (e-beam evaporation) 或無線電頻濺鍍 (RF sputtering) 等，形成該壓電薄膜的材料包含有氧化鋅 (ZnO)、鈦酸鋇陶瓷 (BaTiO_3) 或鈦酸鉛鉻陶瓷 (PbZrTiO_3 , PZT)，而形成該壓電薄膜的方法包含有電子槍蒸鍍、無線電頻濺鍍、



五、發明說明 (7)

溶凝膠法 (sol-gel) 或有機金屬堆積法 (metallo-organic decomposition, MOD) 等，其中以 MOD 法可製作出厚度較厚、表面性質加及壓電特性佳的壓電薄膜。

同樣地，本發明之壓阻式半導體壓力感測器 30 為一種利用壓電電阻 40 的電阻值變化量來測得待測壓力的感測器，而壓電式半導體壓力感測器為一種利用壓電效應驅動的共振力量感測器 (resonant force sensor) 結構，其主要利用壓電薄膜為換能器 (transducer) 以作為隔膜 34 之振動驅動與感測的部分，並可利用改變壓電薄膜 40 面積的配置來做感測器電器特性的最佳化，以減少電氣干涉 (electrical crosstalk) 的影響。而本發明之半導體壓力感測器 30 的操作方式與習知感測器相同，在此不另贅述。

值得注意的是，在本發明之最佳實施例中，控制電路 42 是設於玻璃基底 32 上，然本發明應用並不侷限於此，本發明之控制電路 42 亦可以設於一印刷電路板 (printed circuit board, PCB, 未顯示於圖二中) 上，再利用一軟性印刷電路板 (FPC board, 未顯示於圖二中) 電連接控制電路 42、隔膜 34，以及壓電電阻 40。此外，控制電路 42，例如包含有複數個積體電路晶片 (integrated circuit chip, IC chip) 也可以直接設於一軟性印刷電路板上，再利用該軟性印刷電路板電連接




五、發明說明 (8)

控制電路 44、隔膜 34，以及壓電電阻 40。再者，本發明之非單晶矽基底 32 表面可另包含有一 TFT 顯示區域 (display area, 未顯示於圖二中)，用來顯示本發明之半導體壓力感測器 30 所偵測到的壓力變化值，以方便使用者觀察與測量。

相較於習知半導體壓力感測器，本發明之壓阻式與壓電式半導體壓力感測器是製作於玻璃基底或其他絕緣基底上，因此可大幅降低原材料的成本。此外，本發明以複晶矽材料或其他壓電材料作為壓電電阻，並利用鍍著方式形成於隔膜上，因此可得到較佳的壓電係數較佳，且其彎曲的幅度也較大，不但可避免習知接面漏電流問題之產生，更可提高感測器的靈敏度與準確度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所作之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明

圖一為習知半導體壓力感測器的剖面示意圖。

圖二為本發明半導體壓力感測器的剖面示意圖。

圖式之符號說明

10	半導體壓力感測器	12	半導體基底
14	單晶矽隔膜	16	單晶矽基座
18	模穴	20	壓電電阻
22	CMOS控制電路	30	半導體壓力感測器
32	非單晶矽基底	34	絕緣隔膜
36	絕緣支承構件	38	模穴
40	壓電電阻	42	TFT控制電路



六、申請專利範圍

1. 一種半導體壓力感測器 (semiconductor pressure sensor)，其包含有：

一非單晶矽基底；

一可動的絕緣隔膜 (diaphragm)；

至少一壓電電阻 (piezoresistor) 設於該絕緣隔膜上；

一絕緣支承構件 (supporter) 設於該非單晶矽基底上，用來固定該絕緣隔膜之兩端，使得該絕緣隔膜與該非單晶矽基底之間形成一模穴 (cavity)；以及


一薄膜電晶體 (thin film transistor, TFT) 控制電路設於該非單晶矽基底上，並電連接於該絕緣隔膜與該壓電電阻。

2. 如申請專利範圍第 1 項之半導體壓力感測器，其中該非單晶矽基底係為一玻璃基底。

3. 如申請專利範圍第 2 項之半導體壓力感測器，其中該薄膜電晶體控制電路係為一低溫複晶矽 (low temperature polysilicon, LTPS) 薄膜電晶體控制電路。

4. 如申請專利範圍第 1 項之半導體壓力感測器，其中該非單晶矽基底係為一石英基底。

5. 如申請專利範圍第 4 項之半導體壓力感測器，其中該



六、申請專利範圍

薄膜電晶體控制電路係為一高溫複晶矽 (high temperature polysilicon, HTPS) 薄膜電晶體控制電路。

6. 如申請專利範圍第 1 項之半導體壓力感測器，其中該絕緣隔膜與該絕緣支承構件係為一體成型。


7. 如申請專利範圍第 6 項之半導體壓力感測器，其中該絕緣隔膜與該絕緣支承構件皆係包含有二氧化矽。

8. 如申請專利範圍第 1 項之半導體壓力感測器，其中該壓電電阻係包含有摻雜 (doped) 複晶矽。

9. 如申請專利範圍第 1 項之半導體壓力感測器，其中該壓電電阻係為一壓電薄膜 (piezoelectric thin film)。

10. 如申請專利範圍第 9 項之半導體壓力感測器，其中該壓電薄膜矽包含有氧化鋅 (ZnO)、鈦酸鋇陶瓷 (BaTiO_3) 或鈦酸鉛鉻陶瓷 (PbZrTiO_3 , PZT)。

11. 如申請專利範圍第 1 項之半導體壓力感測器，其中該單晶矽基底表面另包含有一 TFT 顯示區域，係用來顯示該半導體加速感測器所偵測到的壓力變化值。



六、申請專利範圍

12. 一種半導體壓力感測器 (semiconductor pressure sensor)，其包含有：

- 一絕緣基底；
- 一可動的絕緣隔膜 (diaphragm)；
- 一壓電電阻 (piezoresistor) 設於該絕緣隔膜上；
- 一絕緣支承構件 (supporter) 設於該絕緣基底上，用來固定該絕緣隔膜之兩端，使得該絕緣隔膜與該絕緣基底之間形成一模穴 (cavity)；以及
- 一控制電路 (control circuit) 電連接於該絕緣隔膜與該壓電電阻。

13. 如申請專利範圍第 12 項之半導體壓力感測器，其中該絕緣隔膜與該絕緣支承構件係為一體成型。

14. 如申請專利範圍第 12 項之半導體壓力感測器，其中該絕緣隔膜與該絕緣支承構件皆係包含有二氧化矽。

15. 如申請專利範圍第 12 項之半導體壓力感測器，其中該壓電電阻係包含有摻雜 (doped) 複晶矽。

16. 如申請專利範圍第 12 項之半導體壓力感測器，其中該壓電電阻係為一壓電薄膜 (piezoelectric thin film)。



六、申請專利範圍

17. 如申請專利範圍第16項之半導體壓力感測器，其中該該壓電薄膜係包含有氧化鋅 (ZnO)、鈦酸鋇陶瓷 (BaTiO_3)或鈦酸鉛鉻陶瓷 (PbZrTiO_3 , PZT)。


18. 如申請專利範圍第12項之半導體壓力感測器，其中該絕緣基底係為一玻璃基底。

19. 如申請專利範圍第18項之半導體壓力感測器，其中該控制電路係設於該玻璃基底上，且該控制電路係包含有一低溫複晶矽薄膜電晶體 (low temperature polysilicon thin film transistor, LTPS TFT)控制電路。

20. 如申請專利範圍第12項之半導體壓力感測器，其中該絕緣基底係為一石英基底。

21. 如申請專利範圍第20項之半導體壓力感測器，其中該控制電路係設於該石英基底上，且該控制電路係包含有一高溫複晶矽薄膜電晶體 (high temperature polysilicon thin film transistor, HTPS TFT)控制電路。

22. 如申請專利範圍第12項之半導體壓力感測器，其中該控制電路係設於一印刷電路板 (printed circuit




六、申請專利範圍

board, PCB)上，且該控制電路係利用一軟性印刷電路板 (flexible printed circuit board, FPC board)與該隔膜與該壓電電阻電連接。


23. 如申請專利範圍第12項之半導體壓力感測器，其中該控制電路係設於一軟性印刷電路板上，且該控制電路係利用該軟性印刷電路板與該隔膜與該壓電電阻電連接。

24. 如申請專利範圍第12項之半導體壓力感測器，其中該絕緣基底表面另包含有一TFT顯示區域，係用來顯示該半導體壓力感測器所偵測到的壓力變化值。






圖一



圖二

第 1/18 頁



第 2/18 頁



第 2/18 頁




第 3/18 頁




第 4/18 頁



第 5/18 頁



第 5/18 頁



第 6/18 頁




第 6/18 頁



第 7/18 頁




第 7/18 頁



第 8/18 頁



第 8/18 頁



第 9/18 頁




第 9/18 頁



第 10/18 頁




第 10/18 頁



第 11/18 頁




第 11/18 頁




第 12/18 頁




第 12/18 頁




第 13/18 頁



第 14/18 頁




第 15/18 頁



第 16/18 頁



第 17/18 頁



第 18/18 頁

